Pregunta de entrevista de Cadence Design Systems

Verilog coding, STA, pipeline, cache