Pregunta de entrevista de Xilinx

Q: Explained 2-stage pipelined adder